	f
UTILITY PATENT APPLICATION TRANSMITTAL (Only for new nonprovisional applications under 37 CFR 1.53(b))	Attorney Docket No. 862.C1883 First Named Inventor or Application Identifier TATSURO YAMAZAKI Express Mail Label No.
APPLICATION ELEMENTS See MPEP chapter 600 concerning utility patent application contents. 1. Fee Transmittal Form (Submit an original, and a duplicate for fee processing)	ADDRESS TO: Assistant Commissioner for Patents Box Patent Application Washington, DC 20231 6. Microfiche Computer Program (Appendix) 7. Nucleotide and/or Amino Acid Sequence Submission
2. X Specification (Japanese Language) Total Pages 30 3. X Drawing(s) (35 USC 113) (Japanese Language) Total Sheets 15 4. X Oath or Declaration Total Pages 2	(if applicable, all necessary) a. Computer Readable Copy b. Paper Copy (identical to computer copy) c. Statement verifying identity of above copies
a Newly executed (original or copy) b. X Inexecuted for information purposes c. Copy from a prior application (37 CFR 1.63(d)) (for continuation/divisional with Box 17 completed) PELETION OF INVENTOR(S) Signed Statement attached deleting inventor named in the prior application, see 37 CFR 1.63(d)(2) and 1.33(b). Incorporation By Reference (useable if Box 4c is checked) The entire disclosure of the prior application, from which a copy of the odd of the disclosure of the prior application and is hereby incorporated by reference therein.	11. Information Disolosure Copies of IDS Statement (IDS)/PTO-1449 Citations 12. Preliminary Amendment 13. X Return Receipt Postcard (MPEP 503) (Should be specifically itemized) 14. Small Entity Statement filed in prior application Statement(s) Status still proper and desired 15. Certified Copy of Priority Document(s) (if foreign priority is claimed) 16. X Other: Communication
17. If a CONTINUING APPLICATION, check appropriate box and sup Continuation Divisional Continuation	ply the requisite information: on-in-part (CIP) of prior application No.
18 CORRESP	ONDENCE ADDRESS

05514

Correspondence address below

 Address
 State
 Zip Code

 City
 State
 Fax

NAME

Customer Number or Bar Code Label

SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT REQUIRED		
NAME	SCOTT D. MALPEDE/Registration No. 32,533	
SIGNATURE	Wolt D. Milpel	
DATE	April 4, 2000	

SDM\rnm

明細書

発明の名称

画像形成装置

技術分野

本発明は、電子源として例えば冷陰極の電子放出素子を用い、これら電 子放出素子をマトリクス状に配列した画像形成装置と該装置における画像 形成方法に関する。

発明の背景

従来から、電子放出素子として熱陰極素子と冷陰極素子の2種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子(以下、FE型と記す)や、金属/絶縁層/金属型放出素子(以下、MIM型と記す)、などが知られている。

表面伝導型放出素子としては、例えば、M. I. Elinson, Radio Eng. Electron Phys., 10, 1290, (1965)や、後述する他の例が知られている。

表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるS n O 2 薄膜を用いたものの他に、A u 薄膜によるもの [G. Dittmer: "Thin Solid Films", 9,317 (1972)]や、I n 2 O 3 / S n O 2 薄膜によるもの[M. Hartwell and C. G. Fonstad: "IEEE Trans. ED Conf.", 519 (1975)] や、カーボン薄膜によるもの [荒木久 他:真空、第26巻、第1号、22(1983)] 等が報告されている。

これらの表面伝導型放出素子の素子構成の典型的な例として、図10に 前述のM. Hartwell らによる素子の平面図を示す。

同図において、符号3001は基板を示す。符号3004はスパッタで 形成された金属酸化物よりなる導電性薄膜を示す。導電性薄膜3004は 図10に示すようにH字形の平面形状に形成されている。導電性薄膜3004に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部3005が形成される。図中の間隔Lは、0.5~1 [mm]、Wは、0.1 [mm] で設定されている。尚、図示の便宜から、電子放出部3005は導電性薄膜3004の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。

M. Hartwell らによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜3004に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部3005を形成するのが一般的であった。即ち、通電フォーミングとは、前記導電性薄膜3004の両端に一定の直流電圧、もしくは、例えば1V/分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜3004を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部3005を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜3004の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜3004に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。

また、FE型の例は、例えば、W. P. Dyke & W. W. Dolan, "Field emission", Advance in Electron Physics, 8, 89 (1956) や、あるいは、C. A. Spindt, "Physical properties of thin-film field emission cathodes with molybdenum cones", J. Appl. Phys., 46,5248 (1976)などが知られている。

FE型の素子構成の典型的な例として、図11に前述の C. A. Spindt らによる素子の断面図を示す。同図において、符号3010は基板で、符号3011は導電材料よりなるエミッタ配線、符号3012はエミッタコ

ーン、符号3013は絶縁層、符号3014はゲート電極を示す。本素子は、エミッタコーン3012とゲート電極3014の間に適宜の電圧を印加することにより、エミッタコーン3012の先端部より電界放出を起こさせるものである。

また、FE型の他の素子構成として、図11に示すような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。

また、MIM型の例としては、例えば、C. A. Meed, "Operation of tunnel-emission Devices, J. Appl. Phys., 32,646 (1961)などが知られている。MIM型の素子構成の典型的な例を図12に示す。

同図は断面図であり、図12において、符号3020は基板で、符号3021は金属よりなる下電極、符号3022は厚さ100オングストローム程度の薄い絶縁層、符号3023は厚さ80~300オングストローム程度の金属よりなる上電極を示す。MIM型においては、上電極3023と下電極3021の間に適宜の電圧を印加することにより、上電極3023の表面より電子放出を起こさせるものである。

上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。

このため、冷陰極素子を応用するための研究が盛んに行われてきている。 例えば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で 製造も容易であることから、大面積に亙り多数の素子を形成できる利点が ある。そこで、例えば本出願人による特開昭64-31332号公報にお いて開示されるように、多数の素子を配列して駆動するための方法が研究 されている。

また、表面伝導型放出素子の応用については、例えば、画像表示装置、 画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。

特に、画像表示装置への応用としては、例えば本出願人によるUSP 5,066,883や特開平2-257551号公報や特開平4-28137号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。

また、FE型を多数個ならべて駆動する方法は、例えば本出願人によるUSP4,904,895に開示されている。また、FE型を画像表示装置に応用した例として、例えば、R. Meyer らにより報告された平板型表示装置が知られている [R. Meyer: "Recent Development on Micro-tips Display at LETI", Tech. Digest of 4th Int. Vacuum Micro electronics Conf., Nagahama, pp. 6~9 (1991)]。

また、MIM型を多数個並べて画像表示装置に応用した例は、例えば本出願人による特開平3-55738号公報に開示されている。

上記のような電子放出素子を用いた画像形成装置のうちで、奥行きの薄い平面型表示装置は省スペースかつ軽量であることから、ブラウン管型の表示装置に置き換わるものとして注目されている。

図13は、平面型の画像表示装置をなす表示パネル部の一例を示す斜視 図であり、内部構造を示すためにパネルの一部を切り欠いて示している。 図中、符号3115はリアプレート、符号3116は側壁、符号3117 はフェースプレートを示し、リアプレート3115、側壁3116および フュースプレート3117により、表示バネルの内部を真空に維持するた めの外囲器(気密容器)が形成されている。

リアプレート3115には基板3111が固定されているが、この基板3111上には冷陰極素子3112が、n×m個形成されている。(n、mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される)。また、前記n×m個の冷陰極素子3112は、図13に示すとおり、m本の行方向配線3113とn本の列方向配線3114により配線されている。これら基板3111、冷陰極素子3112、行方向配線3113および列方向配線3114によって構成される部分をマルチ電子源と呼ぶ。また、行方向配線3113と列方向配線3114の少なくとも交差する部分には、両配線間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。

図中の $Dx1 \sim Dxm$ および $Dy1 \sim Dyn$ およびHvは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。 $Dx1 \sim Dxm$ はマルチ電子源の行方向配線 3113と、 $Dy1 \sim Dyn$ はマルチ電子源の列方向配線 3114と、Hv はメタルバック 3119と各々電気的に接続されている。

また、上記気密容器の内部は10-6[torr]程度の真空に保持されてお

り、画像表示装置の表示面積が大きくなるにしたがい、気密容器内部と外部の気圧差によるリアプレート3115およびフェースプレート3117の変形あるいは破壊を防止する手段が必要となる。そのため、図13においては、比較的薄いガラス板からなり大気圧を支えるための構造支持体(スペーサあるいはリブと呼ばれる)3120が設けられている。このようにして、マルチビーム電子源が形成された基板3111と蛍光膜3118が形成されたフェースプレート3116間は通常サブミリないし数ミリに保たれ、前述したように気密容器内部は高真空に保たれている。

上述した画像形成装置において、1ラインの蛍光体を同時に発光させうる線順次走査をとる場合、1ライン上の蛍光体を順次走査して発光させる点順次走査に比べて個々の素子の駆動時間が長くなり、蛍光体への電子の照射時間が長くなる。このような蛍光体への電子照射時間の増加は階調表現の幅を広げることに繋がる。しかし本発明者らは更なる鋭意研究の結果、

蛍光体への電子照射時間が増えるほど蛍光体の輝度特性はリニア性を失う傾向を持っており、高品位な階調表現を実現するためには蛍光体への電子照射時間が所定の時間を超えないよう設定すると好適であることを見い出した。なお、前記の設定条件を満たすために、1フレームを構成する走査線(例えば480本)の各々の選択期間においてクランプ期間(蛍光体へ電子を照射させない時間)を増やす方法が考えられるが、この方法によると表示画像が暗くなってしまう不具合がある。

発明の要約

本発明は、上述の実情を踏まえて、より高品位な階調表現を実現することができる画像形成装置を提供することを目的とする。

本願に係わる画像形成装置の発明の一つは、行と列のマトリクス状に配列された複数の電子放出素子と、該電子放出素子から放出される電子により発光する蛍光体とを含む画像形成装置であって、入力画像信号のフレームレートを変換するフレームレート変換手段を有しており、該フレームレート変換手段が出力する信号は、線順次走査時に行毎の前記電子放出素子から電子が前記蛍光体に連続して照射される最大時間間隔が、前記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度特性においてリニア性を実質的に損なわない時間となる信号であることを特徴とする。

また、本願に係わる画像形成装置の発明の一つは、行と列のマトリクス 状に配列された複数の電子放出素子と、該電子放出素子から放出される電 子により発光する蛍光体とを含む画像形成装置であって、入力画像信号の フレームレート変換するフレームレート変換回路を有しており、該フレ ームレート変換回路が出力する信号は、線順次走査時に行毎の前記電子放 出素子から電子が前記蛍光体に連続して照射される最大時間間隔が、前記 蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度特性において リニア性を実質的に損なわない時間となる信号であることを特徴とする。 上記各発明において、前記フレームレートの変換は、インタレース走査 用信号をノンインタレース走査用信号に変換すると同時に行うものである とよい。

また、上記各発明は、前記フレームレートが変換された信号によりパル ス幅変調を行う構成において特に好適である。

また、上記各発明においては、前記フレームレートを変換することにより、線順次走査時に行毎の前記電子放出素子から電子が前記蛍光体に連続して照射される最大時間間隔を、前記フレームレートを変換しない場合と 比べて短くするものであるとよい。

また、本願に係わる画像形成装置の発明の一つは、行と列のマトリクス 状に配列された複数の電子放出素子と、該電子放出素子から放出される電 子により発光する蛍光体とを含む画像形成装置であって、信号処理手段を 有しており、該信号処理手段は、入力される信号を、線順次走査時に行毎 の前記電子放出素子から電子が前記蛍光体に連続して照射される最大時間 間隔が、前記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度 特性においてリニア性を実質的に損なわない時間となる信号に変換するも のであることを特徴とする。

また、本願に係わる画像形成装置の発明の一つは、行と列のマトリクス 状に配列された複数の電子放出素子と、該電子放出素子から放出される電 子により発光する蛍光体とを含む画像形成装置であって、信号処理回路を 有しており、該信号処理回路は、入力される信号を、線順次走査時に行毎 の前記電子放出素子から電子が前記蛍光体に連続して照射される最大時間 間隔が、前記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度 特性においてリニア性を実質的に損なわない時間となる信号に変換するも のであることを特徴とする。

上記各発明において、前記信号処理は、インタレース走査用信号をノン

インタレース走査用信号に変換すると同時に行うものであるとよい。

また上記各発明は、前記信号処理された信号によりパルス幅変調を行う 構成において特に好適である。

また、上記各発明において、前記電子放出素子としては表面伝導型電子 放出素子を好適に採用しうる。

また、上記各発明は、前記電子放出素子から放出される電子を加速する電位が与えられる電極を有しており、該電極には、前記電子放出素子に電子を放出するために与えられる電位よりも500V以上高い電位が与えられる構成において好適であり、また、前記電極に、前記電子放出素子に電子を放出するために与えられる電位よりも3kV以上高い電位が与えられる場合にはより好適に採用されうる。更には、前記電極に、前記電子放出素子に電子を放出するために与えられる電位よりも5kV以上高い電位が与えられる場合には、より好適に採用されうる。

上記の各発明によれば、線順次走査時に行毎(ライン毎)の電子放出素子から蛍光体に電子が連続して照射される最大時間間隔が、蛍光体への電子 照射時間に応じて変化する蛍光体輝度特性におけるリニア性を実質的に損なわない時間内である。この事により、線順次走査時に可能な幅広い階調表現をより高品位に実施することが可能となる。更に、上記設定時間をフレームレート変換により行うことにより表示画像の明るさの低下を抑制することができる。更に、インタレース/ノンインタレース(プログレッシブ)変換の際に、これと同時にフレームレート変換することができる。本発明は、入力される画像信号が、本発明による信号処理を介さずに駆動信号として入力されると、前記最大時間間隔が前記リニア性を実質的に損なってしまう構成において極めて有用である。

本発明の他の特徴や利点は、添付した図面を参照してなされる以下の説明により明らかになるであろう。尚、これら図面において同じ或いは共通

する部分は同じ符号を付して示している。

図面の簡単な説明

本願明細書の一部を構成し、これに組込まれた添付図面は、本願の実施 例を例示し、本願発明の原理を説明するために供されるものである。

図 $1A\sim1$ Cは、本発明の画像形成装置の一実施例であるSEDパネルの駆動回路のプロック図である。

図2は、本実施例におけるIP変換のための構成例を示すブロック図である。

図3は、図1A~1Cに示した駆動回路のタイミングチャートである。

図4は、図 $1A\sim1$ Cに示した構成においてフレームレート変換なしの 時の表示パネル部の階調データー発光輝度特性を示すグラフである。

図5は、フレームレート変換なしの時の階調データによる白色色度点の 変化の様子を示すグラフである。

図6は、フレームレート変換なし/フレームレート変換ありの時のパネル発光特性の直線近似の様子を示すグラフである。

図7は、フレームレート変換ありの時の階調データによる白色の色度点の変化の様子を示すグラフである。

図8は、図6中のフレームレート変換ありの時の階調特性を抜き出した グラフである。

図9は、図6中のフレームレート変換なしの時の階調特性を抜き出した グラフである。

図10は、従来知られた表面伝導型放出素子の一例を示す図である。

図11は、従来知られたFE型素子の一例を示す図である。

図12は、従来知られたMIM型素子の一例を示す図である。

図13は、従来の画像表示装置の表示パネルの一部を切り欠いて示した

斜視図である。

発明の好適な実施例

以下、添付図面を参照して本発明の好適な実施例を図面を参照して説明 する。

図1A乃至1Cは、本発明の画像形成装置の一実施例であるSED(Surface Conduction type of Electron-Emitting Display)パネルの駆動回路のプロック図を示し、図2は図1A乃至1Cに示した駆動回路のタイミングチャートを示す図である。

図1Bにおいて、符号P2000は表示パネルを示し、その構造は図13に示した従来例と実質的に同じである。本実施例においては480×1920個の表面伝導型素子P2001が画面水平方向(図では上下方向)に延びる480行の行配線と画面垂直方向(図では左右方向)に延びる1920列の列配線とを用いてマトリクス配線され、各表面伝導型素子P2001からの放出電子ビームが、高圧電源部P30から印加される高圧電圧により加速され不図示の蛍光体に照射されることにより発光を得るものである。この不図示の蛍光体は用途に応じて種々の色配列を取ることが可能であるが、一例としてRGB縦ストライブ状の色配列とする。

本実施例においては以下、前記水平640(RGBトリオ)×垂直480ラインの画素数の表示パネルにNTSC方式相当のテレビ画像を表示する応用例を示すが、NTSC方式に限らずHDTVのような高精細な画像やコンピュータの出力画像など、解像度や画像フレームレートが異なる画像信号に対しても、ほぼ同一の構成で容易に対応できる。

符号P1(図1C)はNTSCデコーダ部を示し、NTSCデコーダ部 P1は、NTSC方式のコンポジットビデオ入力を受け輝度信号(Y)と 色差信号(Y-R, Y-B)を出力する。このユニット内にて入力ビデオ

信号に重畳されている同期信号(SYNC)を分離し出力する。同じく入 カビデオ信号に重畳されているカラーバースト信号を分離し、カラーバー スト信号に同期したCLK信号(CLK1)を生成し出力する。

符号P31はI/P変換部(インターレースープログレッシブ変換部)を示し、本実施例においてI/P変換部P31はNTSCデコーダ部P1でデコードされたインターレースの輝度信号(Y)と色差信号(Y-R,Y-B)を受けフィールドあたり2倍の走査線信号を発生することでプログレッシブ(非飛び越し走査)信号に変換する。本実施例においてはI/P変換部P31は輝度、色差信号をRGB原色信号に変換するマトリクス同路を備える。

そのIP変換のための具体的な構成を図2に示す。この実施例においては、インターレース信号をプログレッシブ信号に変換する際の走査線補間信号の発生に、フィールド間補間とフィールド内補間の両方を用いるように構成している。図2では、一つの入力に対するIP変換の構成を示している。

図2において、符号17801は信号の動き検出部を示している。画像信号の動きが大きい時は、フィールド内補間を行うのが好適であり、画像信号の動きが小さい時は、フィールド間補間を行うのが好適であるため、動き検出部において画像信号の動きを検出し、フィールド間補間信号とフィールド内補間信号の合成の比率を決定している。符号17807はフィールド間補間回路を示し、フィールド間補間回路17807は、前のフィールド、例えば直前のフィールドの走査線信号により、一つおきの走査線信号の間の走査線信号を決定する回路である。より具体的には、一つおきの走査線信号の間の走査線信号として、直前のフィールドの該当走査線の信号を用いるものである。符号17802は遅延回路を示し、遅延回路17802はフィールド間補間を行うために画像信号を遅延させて出力する。

符号17803は補間回路を示し、補間回路17803は遅延回路178 02から出力される遅延された前のフィールドの信号により、補間すべき 走査線信号を作成する。符号17808はフィールド内補間回路を示し、 フィールド内補間回路17808は一つおきの走査線信号の間の走査線信 号を他の複数の走査線信号、例えば前記一つおきの走査線信号、を合成演 算することによって作成する回路である。符号17804は遅延回路を示 し、遅延回路17804はフィールド内補間を行うために画像信号を遅延 させて出力する。符号17805は補間回路を示し、補間回路17805 は遅延回路17804から出力される前の走査線信号と、遅延量の異なる 走査線信号、例えば遅延されずに入力される走査線信号とを合成すること により、補間すべき走査線信号を作成する。符号17806は合成回路を 示し、合成回路17806は動き検出部17801からの信号により、補 間回路17803と補間回路17805からの補間信号の合成比率を決定 して、プログレッシブ信号を出力する。この変換を行う際に、信号がデジ タル信号であってもよく、遅延回路としてはメモリを用いることができる。 また、このIP変換のための構成は、ハードウェア構成によるものに限ら ず、演算回路を用いてソフトウェアで行ってもよい。また、フィールド間 補間、フィールド内補間のいずれか一方のみを行うものであってもよい。

符号P2(図1C)はタイミング発生部を示し、タイミング発生部P2は、I/P変換部P31から出力されるプログレッシブ変換されたアナログRGB信号を、SEDパネルを輝度変調するためのデジタル階調信号に変換するために必要な以下のタイミング信号を発生する。

- ・ I / P 変換部 P 3 1 からの R G B アナログ信号をアナログ処理部 P 3 に て直流再生するためのクランプパルス
- ・ I / P変換部 P 3 1 からの R G B アナログ信号にアナログ処理部 P 3 にてにブランク期間を付加するためのブランキングパルス(B L K パルス)

- ・RGBアナログ信号のレベルをビデオ検出部P4にて検出するための検 出パルス
- ・アナログRGB信号をA/D部P6にてデジタル信号に変換するためのサンプルパルス(不図示)
- ・タイミング発生部P2内で生成されCLK1入力時にはタイミング発生 部P2内のPLL回路によりCLK1に同期する自走CLK信号(CLK 2)
- ・タイミング発生部 P 2 内で C L K 2 を基に生成される同期信号(S Y N C 2)。

符号P3(図1A)は、I/P変換部P31からの出力原色信号それぞれに備えられるアナログ処理部を示し、アナログ処理部P3は主に以下の動作をする。

- ・タイミング発生部 P 2 (図 1 C)からクランプパルスを受け直流再生を 行なう
- ・タイミング発生部P2からBLKパルスを受けブランキング期間を付加する
- ・MPU (中央演算処理装置) P11 (図1A) を中心に構成されるシステムコントロール部の制御出力の一つであるD/A部P14のゲイン調整信号を受け、I/P変換部P31 (図1C) から入力された原色信号の振幅制御を行なう
- ・MPUP11を中心に構成されるシステムコントロール部の制御出力の一つであるD/A部P14のオフセット調整信号を受け、I/P変換部P31から入力された原色信号の黒レベル制御を行なう

符号P4(図1A)はビデオ検出部を示し、ビデオ検出部P4は入力される映像信号レベルあるいは、アナログ処理部P3にて制御された後の映像信号レベルを検出するためのもので、タイミング発生部P2から検出パ

ルスを受け、MPUP11を中心に構成されるシステムコントロール部の 制御入力のひとつであるA/D部P15 (図1A) により検出結果が読み 取られる。

タイミング発生部P2(図1C)からの検出パルスは、例えばゲートパルス、リセットパルス、サンプル&ホールド(以下、S/H)パルスの3種からなり、ビデオ検出部は例えば積分回路とS/H回路からなる。

例えばゲートパルスにより入力ビデオ信号の有効期間中、前記の積分回路でビデオ信号を積分し垂直帰線期間に発生するS/HパルスによりS/H回路で積分回路の出力をサンブルする。同垂直帰線期間にA/D部P15により検出結果が読み取られた後リセットパルスで積分回路とS/H回路が初期化される。このような動作でフィールド毎の平均ビデオレベルが検出できる。

符号P5(図1A)はLPFを示し、LPFP5は、A/D部P6の前段に置かれるプリフィルタ手段である。

A/D部P6(図1A)は、タイミング発生部P2からのサンプルCL Kを受け、LPFP5を通過したアナログ原色信号を必要階調数で量子化 するA/Dコンバータ手段である。

通常、入力されるビデオ信号はCRTを用いたTV受像機で表示されることを前提としているため、CRTの非線形な発光特性を補正するために γ 処理を施されている。このため本実施例のようにリニアな発光特性を持つパネルにTV画像を表示させる場合、逆ガンマテーブルP7のような階調特性変換手段で γ 処理の効果を打ち消すとよい。

またMPUP11を中心に構成されるシステムコントロール部の制御入出力のひとつである I/O制御部P13(図1A)の出力によりこのテーブルデータを切り替えて、発光特性を好みに変えることが出来る。

符号P9、10(図1A)は、各原色信号毎に備えられる水平1ライン

メモリ手段を示し、ラインメモリ制御部P21の制御信号により、RGBの3系統並列に入力される輝度データをパネル色配列に応じた順番に並べ替えて1系統の直列信号に変換しラッチ手段P22を介してXドライバ部へ出力する。

本実施例においては各原色信号毎に2個の水平1ラインメモリ手段を備え、一つのラインメモリは水平1ラインあたり640個の点順次な画素データのうち前半320個を書き込み、もうひとつのラインメモリは後半320個のデータを書き込んだ3個のRGBラインメモリから書き込み時の1.5倍の高速CLKでパネル色配列に応じた順番に読み出すことにより、1系統の直列信号に変換しラッチ手段P22を介してXドライバ部のシフトレジスタP1101(図1B)に出力する。同様に後半320個のデータを書き込んだ3個のRGBラインメモリから書き込み時の1.5倍の高速CLKでパネル色配列に応じた順番に読み出すことにより、1系統の直列信号に変換しラッチ手段P23を介してXドライバ部のシフトレジスタP1103(図1B)に出力する。

この例ではXドライバ部の水平シフトレジスタのデータ転送速度を1/2に落とすために2層に輝度データを分ける例を示したが、表示パネルの画素数や表示パネルを駆動するフレーム周波数が高くなった場合には、さらに多層に分ける場合もある。

図1Aのシステムコントロール部は主にMPUP11、シリアル通信 I / FP16、I/O制御部P13、D/A部P14、A/D部P15、データメモリP17、ユーザーSW手段P18から構成される。

システムコントロール部は、ユーザSW手段P18やシリアル通信 I/ FP16からのユーザー要求を受け、対応する制御信号をI/O制御部P13やD/A部P14から出力することによりその要求を実現する。

また、A/D部P15からのシステム監視信号を受け応する制御信号を I/O制御部P13やD/A部P14から出力することにより最適な自動制御を行なう。

本実施例においてはユーザー要求としては、調整量の可変、明るさ、色制御などの表示制御が実現できる。また前述のようにビデオ検出部P4からの平均ビデオレベルをA/D部P15でモニタすることによりABLなどの自動制御を行なうこともできる。

またデータメモリP17を備えることにより、ユーザー調整量を保存することができる。

図1 Cの符号 P 1 9 は、Yドライバ制御タイミング発生部、符号 P 2 0 は Xドライバ制御タイミング発生部を示し、これらは共に C L K 1, C L K 2, S Y N C 2 信号を受け Y ドライバ制御信号、 X ドライバ制御信号を 発生する。

符号P21(図1C)は、ラインメモリP9、10のタイミング制御を行なうためのラインメモリ制御部を示し、ラインメモリ制御部P21は、CLK1、CLK2、SYNC2の信号を受け輝度データをラインメモリに書き込むためのR、G、B WRT1制御信号、R、G、B WRT2制御信号および、ラインメモリからパネル色配列に応じた順番で輝度データを読み出すためのR、G、B RD1制御信号およびR、G、B RD2制御信号を発生する。

図3におけるT101はNTSCデコーダ部P10輝度信号出力の一例を示したものである。このようなNTSCデコーダ部P10出力信号がI/P変換部<math>P31により、フレーム(フィールド)当たり走査線数 2倍の線順次RGB信号としてT102のような波形で出力される。このI/P変換されたRGB原色信号を表示パネル画素数に見合うデータサンプル数が選られるT103のような周波数のCLK2を量子化し、T104のよ

うな1ラインあたり640個のRGB各色のサンプルデータ列を得る。

このデータ列のうち前半の320個のデータを1水平期間にR, G, B WRT1制御信号によりラインメモリP9に書き込み、後半の320個のデータをR, G, B WRT2制御信号によりラインメモリP10に書き込む。

次の水平期間に各色毎のラインメモリP9, P10から2層同時に表示パネルの色ストライプ順にT107のような書き込み時の1.5倍の周波数で読み出しすることでT105、T106のような1水平期間あたり960個の輝度データ列を得る。

図1Bの符号P1001はX, Yドライバタイミング発生部を示し、X, Yドライバタイミング発生部P1001はYドライバ制御タイミング発生 部P19とXドライバ制御タイミング発生部からの制御信号を受けXドライバ制御のために以下の信号を出力する。

・シフトクロック

・シフトレジスタP1101およびP1103に読み込んだデータをPW Mジェネレータ部P1102とD/A部P14内の不図示のメモリ手段に フェッチするため及びPWMジェネレータ部P1102とD/A部P14 への水平周期のトリガとして作用するLDパルス

前記X、Yドライバタイミング発生部P1001はさらに、Yドライバ 制御のためにYシフトレジスタを動かすための水平周期のシフトクロック 及び行走査開始トリガを与えるための垂直周期のトリガ信号を出力する。

図1 BのシフトレジスタP1101 およびP1103は、ラッチ手段P22・P23からの水平周期毎の960個の列配線数の輝度データ列をそれぞれX、Yドライバタイミング発生部P1001からの、図3中のT107のような輝度データに同期したシフトCLKにより読み込み、T108のようなLDバルスによりPWMジェネレータ部P1102に1920

個の1水平列分のデータを一度に転送する。

各列配線毎に備えられるPWMジェネレータ部P1102はシフトレジスタP1101からの輝度データを受け、図3中のT110に示す波形のように水平周期毎にデータの大きさに比例したパルス幅を有するパルス信号を発生する。

各列配線毎に備えられる列配線駆動ドライバP1104はシステムコントロール部のD/A部P14からのI[制御信号を受け、T110のようなI[制御信号に比例した電流振幅を有する駆動電流を発生する。

さらに列配線駆動ドライバP1104はトランジスタなどで構成されるスイッチ手段を備え、PWMジェネレータ部P1102からの出力が有効な期間に列配線に駆動電流を印加し、PWMジェネレータ部P1102からの出力が無効な期間は列配線を接地する。図3中のT111にその列配線駆動波形の一例を示す。

列配線毎に備えられるダイオード手段P1105は、コモン側がVmax レギュレータP1106に接続される。Vmax レギュレータP1106は 電流吸い込みが可能な定電圧源でありダイオード手段P1105と合わせて、表示パネル $P20001920 \times 480$ 個の各表面伝導型素子に過電圧が印加されるのを防止する保護回路を形成する。

この保護電圧(Vmax と行配線の走査選択時に印加される-Vss で規定される電位)は、MPUP11を中心に構成されるシステムコントロール部の制御入出力のひとつであるD/A部P14により与えられる。

従って、素子過電圧防止の他、輝度制御の目的でVmax電位(もしくは、 - Vss電位)を変化させることも可能である。

Yシフトレジスタ部P1002 (図1B) は、X, Yドライバタイミング発生部P1001からの水平周期のシフトクロック及び行走査開始トリガを与えるための垂直周期のトリガ信号を受け行配線を走査するための選

択信号を各行配線毎に備えられるプリドライバ部 P 1 0 0 3 に順に出力する。

各行配線を駆動する出力部は例えばトランジスタ手段P1006、FET手段P1004、ダイオード手段P1007から構成される。プリドライバ部P1003はこの出力部を応答良く駆動するためのものである。FET手段P1004は行選択時に導通するスイッチ手段で選択時に定電圧レギュレータ部P1005からの-Vss電位を行配線に印加する。トランジスタ手段P1006は行非選択時に導通するスイッチ手段で非選択時に定電圧レギュレータ部P1006からのVuso電位を行配線に印加する。図3中のT112にその行配線駆動波形の一例を示す。

ダイオード手段P1007は行配線に異常電位発生防止と各行配線を駆動する出力部の保護のために備えられる。

- Vss と Vuso 電位を発生する定電圧レギュレータ部 P1005、1007 (図1B) は、MPUP11を中心に構成されるシステムコントロール部の制御入出力のひとつである D/A部 P14により制御される。

また高圧電源部P30 (図1B) も同様に、MPUP11を中心に構成されるシステムコントロール部の制御入出力のひとつであるD/A部P14により制御される。本実施例では、電子放出素子からの電子を加速する電位として、加速電極に7kVを印加した。電子放出素子は、0V近傍で駆動しているので、加速電圧として実質的にほぼ7kVが印加される。

以上説明した構成により、水平640(RGBトリオ)×垂直480ラインの画素数の表示パネルにNTSCインターレース信号をプログレッシブ変換すると同時に2倍のフレームレートに変換して画像を表示することが出来る。

次に、本実施例で使用する表示パネルの輝度特性について説明する。 図4はNTSCレートでインターレース走査(走査周波数:約15.7 $5\,\mathrm{k\,H\,z}$)し、階調表現は $8\,\mathrm{U}$ ット($2\,5\,6\,\mathrm{W}$ 調)のパルス幅変調で行った場合のRGB各原色の規格化した階調ー輝度特性、およびRGB同時に発光した場合の白色の規格化した階調ー輝度特性を示したものである。このときのパルス幅に基本単位は約 $2\,2\,0\,\mathrm{n}$ s であり最大パルス幅は約 $5\,6\,\mu$ s である。またこのときの階調データによる白色色度点の変化の様子を図 $5\,\mathrm{k\,H\,z}$)

図4から判るように、RGB各色の発光特性は階調データが大きくなるほど(駆動するパルス印加時間が長くなるほど)輝度特性が飽和する傾向を持ちしかもRGB毎にその飽和の程度が異なっている。RGBの飽和の程度が異なることにより、図5で示すように白色の色度点が変動してしまう。

図6に前記フレームレート変換なし/フレームレート変換ありの時のパネル発光特性を直線近似でフィッティングした様子を示す。 横軸はフレームレート変換なしの階調データで示してあり、フレームレート変換時は基本単位時間が半分のため横軸の128の値のところが最大パルス幅に相当する。

この図から駆動時間が長くなるほど強い飽和傾向を示すことから、フレームレート変換により直線に近づいていることが分かる。

一般的にJISの標準色標やマンセル色標間の色差に相当するLab表色系での許容色差($\Delta ELab$)は、 $\Delta ELab=10$ 程度と言われており、同量はxyY表色系においては許容色差(Δxy)は $\Delta xy=0$.

03程度に相当する。

図7に、このフレームレート変換ありの時の階調データによる白色の色度点の変化の様子を示す。この図では図5に比べ色度点の変化が少なくなっていることが分かる。図7において白色色度点の変化量は(x,y)座標で \pm 0.01以下の変動に収まっており、ほぼ問題にならないレベルである。

この白色色度点の変化量の許容範囲は使用する表示装置の用途により異なり、例えば一般家庭で使用するTV受像機であれば前述の(x、y)座標で0.03以下で十分であるし、精度の高い色再現を求めるモニタであればもっと厳しく変化量を押さえる必要がある。

また図8に、図6中のフレームレート変換ありの時の階調特性を抜き出した図を示し、図9に図6中のフレームレート変換なしの時の階調特性を抜き出した図を示す。 横軸は最大パルス幅(蛍光体への電子の最大照射時間)を1とした規格化駆動時間であり、規格化階調データに相当する。縦軸は最大パルス幅時(蛍光体への電子の最大照射時間での)の発光量を1とした規格化輝度である。

図8および図9を見ると、フレームレート変換により最大パルス幅が半 分になることにより蛍光体の飽和特性が大幅に改善していることが判る。

図8および図9には $y=x^{r}$ で $\gamma=0$.8のカーブと $\gamma=1$.0の直線を合わせて記してある。蛍光体特性はフレームレートを変換した時には γ の値が0.8~1.0の範囲にほぼ収まるが、フレームレートを変換しない時には前記の範囲よりはみ出してしまうことが判る。即ち、図8及び図9の場合、 γ の値が0.8~1.0の範囲であれば許容色差 $\Delta x y=0$.03に収まることで、家庭用のTV受像機など限定された用途においては γ の値がおよそ0.8~1.0の範囲であれば蛍光体の電子照射時間に応じた輝度特性を直線とみなすことが出来る。

ここで、輝度特性が直線とみなせる(リニア性を実質的に損なわない)最大照射時間の範囲としては、前記規格化駆動時間を横軸xにとり、規格化輝度を縦軸yにとった図において、十分に短い間隔($5 \mu s$ 以下)で均等な時間間隔の測定点における規格化輝度点を記した時に、x=0とx=1での規格化輝度以外の点の内の、y=xの線と $y=x^{0.8}$ の線とで囲まれる範囲(境界を含む)に含まれない点が4/15以下である範囲であるとよい。

また図4に発光特性の一例を示したが、この特性は蛍光体を照射する放 出電子の量や加速高圧電圧、蛍光体の種類により異なる。

そのためフレームレートを2倍にしても不十分であるケースは十分想定される。本実施例は、I/P変換部をフレームレート変換部とし、例えば図 $1A\sim1C$ の実施例では、フレームレート30 Hz を60 Hz に変換した訳であるが、30 Hz を90 Hz とか120 Hz とかに変換する例も図 $1A\sim1C$ に示した構成で考えることができる。つまり本発明は、フレームレート変換部により、あるフレームレートで入力された画像データを、蛍光体への電子照射時間がリニアな蛍光体輝度特性を失わない時間(蛍光体輝度特性が実質的に直線と見なせる範囲の時間)となるようなフレームレートの画像データに変換できればどんなフレームレート値でもよい。

また、図1A~1Cの例では階調表現をバルス幅変調の例で示したが当然これに限定されるものでなく、素子に印加するバルス幅は一定で、駆動量(素子に流す電流量や印加する電圧振幅)を可変することで階調を表現しても良い。パルス幅変調でなくともフレームレートが上げることによって、印加するパルス幅は短くなるので、同様に蛍光体の飽和特性を緩和することが出来る。

本発明の種々の変形例が、本発明の趣旨を逸脱することなくなされるで

あろうことは明らかであるため、本発明は上述の実施例の構成に限定されるものでなく、添付した特許請求の範囲の記載に基づいて規定されるものである。

【特許請求の範囲】

(1) 行と列のマトリクス状に配列された複数の電子放出素子と、該電子 放出素子から放出される電子により発光する蛍光体とを含む画像形成装置 であって、

入力画像信号のフレームレートを変換するフレームレート変換手段を有 しており、

該フレームレート変換手段が出力する信号は、線順次走査時に行毎の前記電子放出素子から電子が前記蛍光体に連続して照射される最大時間間隔が、前記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度特性においてリニア性を実質的に損なわない時間となる信号であることを特徴とする画像形成装置。

(2) 行と列のマトリクス状に配列された複数の電子放出素子と、該電子 放出素子から放出される電子により発光する蛍光体とを含む画像形成装置 であって、

入力画像信号のフレームレートを変換するフレームレート変換回路を有 しており、

該フレームレート変換回路が出力する信号は、線順次走査時に行毎の前記電子放出素子から電子が前記蛍光体に連続して照射される最大時間間隔が、前記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度特性においてリニア性を実質的に損なわない時間となる信号であることを特徴とする画像形成装置。

(3) 請求項1に記載の画像形成装置であって、

前記フレームレートの変換は、インタレース走査用信号をノンインタレ ース走査用信号に変換すると同時に行うものである。 (4) 請求項1に記載の画像形成装置であって、

前記フレームレートが変換された信号によりパルス幅変調を行う手段を 更に有する。

(5) 請求項2に記載の画像形成装置であって、

前記フレームレートが変換された信号によりパルス幅変調を行う回路を 更に有する。

(6) 請求項1に記載の画像形成装置であって、

前記フレームレートを変換することにより、線順次走査時に行毎の前記 電子放出素子から電子が前記蛍光体に連続して照射される最大時間間隔を、 前記フレームレートを変換しない場合と比べて短くする。

(7) 行と列のマトリクス状に配列された複数の電子放出素子と、該電子 放出素子から放出される電子により発光する蛍光体とを含む画像形成装置 であって、

信号処理手段を有しており、

該信号処理手段は、入力される信号を、線順次走査時に行毎の前記電子 放出素子から電子が前記蛍光体に連続して照射される最大時間間隔が、前 記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度特性におい てリニア性を実質的に損なわない時間となる信号に変換するものであるこ とを特徴とする画像形成装置。

(8) 行と列のマトリクス状に配列された複数の電子放出素子と、該電子 放出素子から放出される電子により発光する蛍光体とを含む画像形成装置 であって、

信号処理回路を有しており、

該信号処理回路は、入力される信号を、線順次走査時に行毎の前記電子 放出素子から電子が前記蛍光体に連続して照射される最大時間間隔が、前 記蛍光体への電子照射時間に応じて変化する前記蛍光体の輝度特性におい てリニア性を実質的に損なわない時間となる信号に変換するものであるこ とを特徴とする画像形成装置。

(9)請求項7に記載の画像形成装置であって、

前記信号処理は、インタレース走査用信号をノンインタレース走査用信 号に変換すると同時に行なわれる。

- (10) 請求項7に記載の画像形成装置であって、 前記信号処理された信号によりパルス幅変調を行う手段を更に有する。
- (11) 請求項8に記載の画像形成装置であって、 前記信号処理された信号によりパルス幅変調を行う回路を更に有する。
- (12) 請求項1に記載の画像形成装置であって、 前記電子放出素子が表面伝導型電子放出素子である。
- (13) 請求項7に記載の画像形成装置であって、 前記電子放出素子が表面伝導型電子放出素子である。
- (14) 請求項1に記載の画像形成装置であって、 前記電子放出素子から放出される電子を加速する電位が与えられる電極

を有しており、該電極には、前記電子放出素子に電子を放出するために与 えられる電位よりも500V以上高い電位が与えられる。

(15) 請求項7に記載の画像形成装置であって、

前記電子放出素子から放出される電子を加速する電位が与えられる電極を有しており、該電極には、前記電子放出素子に電子を放出するために与えられる電位よりも500V以上高い電位が与えられる。

(16)請求項1に記載の画像形成装置であって、

前記電子放出素子から放出される電子を加速する電位が与えられる電極を有しており、該電極には、前記電子放出素子に電子を放出するために与えられる電位よりも3kV以上高い電位が与えられる。

(17) 請求項7に記載の画像形成装置であって、

前記電子放出素子から放出される電子を加速する電位が与えられる電極を有しており、該電極には、前記電子放出素子に電子を放出するために与えられる電位よりも3kV以上高い電位が与えられる。

(18) 請求項1に記載の画像形成装置であって、


前記電子放出素子から放出される電子を加速する電位が与えられる電極を有しており、該電極には、前記電子放出素子に電子を放出するために与えられる電位よりも5kV以上高い電位が与えられる。


(19)請求項7に記載の画像形成装置であって、


前記電子放出素子から放出される電子を加速する電位が与えられる電極 を有しており、該電極には、前記電子放出素子に電子を放出するために与 えられる電位よりも5kV以上高い電位が与えられる。

要 約 書


1920×480個の電子放出素子をマトリクス配線し、これら電子放出素子から放出される電子により発光する複数の蛍光体を備えた表示パネルを有する画像形成装置であって、この表示パネルを駆動する回路の一つとして、NTSC方式の画像フレームレートで入力されたインターレース走査信号を2倍のフレームレートで変換すると同時にノンインターレース走査信号に変換するI/P変換部が設けられ、線順次走査時に各行の電子放出素子から電子が蛍光体に連続して照射される最大時間間隔が、蛍光体への電子照射時間に応じて変化する蛍光体の輝度特性においてリニア性を実質的に損なわない時間となる信号となるように制御されている。









第2図






第4図




階調

第5図




第6図




階調

第7図




第8図




規格化駆動時間

第9図




規格化駆動時間


第 10 図




第 11 図



第 12 図





第13区

COMBINED DECLARATION AND POWER OF ATTORNEY FOR PATENT APPLICATION (Page 1)

As a below named inventor, I hereby declare that:

My residence, post office address and citizenship are as stated below next to my name.

I believe I am an ori patent is sought on the inve	ginal, first and joint invention entitled <u>IMAGE</u>	entor of the subject matte FORMING APPAR	er which is claimed and for which a RATUS
the specification of which	X is attached hereto	was filed on	as United
States Application No. or PCT International Application No.			
and was amended on			(if applicable).
I hereby state that I have reviewed and understand the contents of the above-identified specification, including the claims, as amended by any amendment referred to above.			
I acknowledge the duty to disclose information which is material to patentability as defined in 37 CFR §1.56.			
I hereby claim foreign priority benefits under 35 U.S.C. §119(a)-(d) or §365(b), of any foreign application(s) for patent or inventor's certificate, or § 365(a) of any PCT international application which designates at least one country other than the United States, listed below and have also identified below any foreign application for patent or inventor's certificate, or PCT international application having a filing date before that of the application on which priority is claimed:			
Country Appl	ication No.	Filed (Day/Mo./Yr.)	(Yes/No) Priority Claimed
	098131	05 APRIL 1999	Yes
	267468	21 SEPTEMBER 1999	Yes
I hereby claim the benefit under 35 U.S.C. § 120 of any United States application(s), or § 365(c) of any PCT international application designating the United States, listed below and, insofar as the subject matter of each of the claims of this application is not disclosed in the prior United States or PCT international application in the manner provided by the first paragraph of 33 U.S.C. § 112, Iacknowledge the duty to disclose information which is material or patentiability as defined in 37 C.F.R. § 1.56 which became available between the filing date of the prior application and the national or PCT international filing date of this application.			

I hereby appoint the practitioners associated with the firm and Customer Number provided below to prosecute this application and to transact all business in the Patent and Trademark Office connected therewith, and direct that all correspondence be addressed to the address associated with that Customer Number.

Status (Patented, Pending, Abandoned)

Filed (Day/Mo./Yr.)

FITZPATRICK, CELLA, HARPER & SCINTO Customer Number: 05514

I hereby declare that all statements made herein of my own knowledge are true and that all statements made on information and belief are believed to be true; and further that these statements were made with the knowledge that willful false statements and the like so made are punishable by fine or imprisonment, or both, under Section 1001 of Title 18 of the United States Code and that such willful false statements may jeopardize the validity of the application or any patent issued thereon.

Application No.

COMBINED DECLARATION AND POWER OF ATTORNEY FOR PATENT APPLICATION (Page 2)

Full Name of Sole or First Inventor TATSURO YAMAZAKI			
Inventor's signature			
Date Citizen/Subject of <u>Japan</u>			
Residence 2-1-1-614, Minaminaruse 1-chome, Machida-shi, Tokyo, Japan			
PostOffice Address c/o CANON KABUSHIKI KAISHA, 30-2, Shimomaruko 3-chome, Ohta-ku,			
Tokyo, Japan			
Full Name of Sole or Second Inventor NAOTO ABE			
Inventor's signature			
or's signature Citizen/Subject of <u>Japan</u>			
Residence 1065-3-A201, Ichiqaocho, Aoba-ku, Yokohama-shi, Kanaqawa-			
ken Japan			
Post Office Address c/o CANON KABUSHIKI KAISHA, 30-2, Shimomaruko 3-chome, Ohta-ku,			
Tokyo, Japan			
Full Name of Sole or Third Inventor MAKIKO MORI			
Inventor's signature			
Date Citizen/Subject of Japan			
Residence 14-11, Morinosato 5-chome, Atsugi-shi, Kanagawa-ken, Japan			
PostOffice Address c/o CANON KABUSHIKI KAISHA, 30-2, Shimomaruko 3-chome, Ohta-Ku,			
Tokyo, Japan			

SDM\rnm